[Startup 분석] 파네시아, AI 데이터센터를 한 칩처럼 묶는 CXL 스위치

AI 데이터센터의 병목이 GPU 연산에서 GPU·CPU·메모리 사이의 데이터 이동으로 옮겨가고 있다. 파네시아는 2026년 9월 메타와 함께 CXL로 데이터센터 전체를 하나의 칩처럼 묶는 구조를 제안했고, 핵심 스위치·링크 가속 유닛·패브릭 컨트롤러를 실리콘으로 구현했다고 밝혔다. 앞서 PCIe 6.4와 CXL 3.2를 동시에 지원하는 퓨전 스위치 샘플도 공급하기 시작했다. 지금 이 회사를 봐야 하는 이유는 연구실의 CXL 기술이 실제 칩과 글로벌 데이터센터 설계 논의로 넘어왔지만, 아직 대량 양산과 반복 매출이라는 가장 어려운 문턱은 남아 있기 때문이다.

한눈에 보는 파네시아

• 설립·대표: 2022년 KAIST 교수 출신 정명수 대표와 연구진이 설립한 대전 기반 팹리스 반도체 스타트업이다. 정 대표 연구팀은 CXL 표준이 나오기 전인 2015년부터 메모리 확장 기술을 연구해왔다.
• 핵심 제품: PCIe 6.4·CXL 3.2 퓨전 스위치 ‘PanSwitch’, CXL 컨트롤러와 링크 가속 유닛(LAU) IP, 리타이머, 엔드포인트·패브릭·소프트웨어를 묶은 AI 인프라 링크 솔루션이다.
• 현재 트랙션: 퓨전 스위치 사전배포 실리콘을 공급 중이며, 2026년에는 SK텔레콤과 CXL 기반 AI 데이터센터 구조를 공동 개발하고 메타와 ‘단일 칩형 데이터센터’ 초청 리뷰를 발표했다. 다만 유상 고객 수와 양산 물량은 공개되지 않았다.
• 최근 투자: 2024년 11월 회사 발표 기준 15개 투자사에서 800억 원 이상 시리즈 A를 유치했다. 보조금을 포함한 누적 조달액은 1,000억 원대라고 밝혔다.
• 기업가치: 같은 라운드에서 잠재 지분을 반영한 3,400억 원대 기업가치를 인정받았다고 회사가 발표했다. 정확한 투자 전·후 가치, 우선주 조건과 현재 가치 변화는 공개되지 않았다.
• 핵심 비공개 지표: 유료 IP 라이선스·디자인윈 수, 고객별 샘플 평가 결과, 양산 시점·수율·칩 단가, 로열티와 칩 매출 비중, 2025·2026년 매출·손실·현금 소진은 공개되지 않았다.

파네시아는 무엇을 파는 회사인가?

파네시아를 단순히 ‘CXL 칩 회사’라고 부르면 제품 범위를 놓치기 쉽다. 회사는 데이터센터 안의 CPU, GPU·AI 가속기와 메모리를 더 넓고 유연하게 연결하는 링크 기술을 아래에서 위까지 판매하려 한다. 고객은 필요한 층에 따라 컨트롤러·LAU 같은 반도체 설계자산(IP)을 라이선스할 수도 있고, 완성된 PanSwitch 칩과 리타이머를 살 수도 있으며, 패브릭 관리 소프트웨어와 맞춤형 시스템까지 요청할 수 있다.

대표 제품 PanSwitch의 공개 사양은 256레인, 레인당 64GT/s, PCIe 6.4·CXL 3.2 지원, 두 자릿수 나노초 지연시간을 내세운다. 기존처럼 서버마다 CPU·GPU·메모리를 고정하지 않고, 여러 장치를 풀로 묶어 작업에 맞게 조합하는 ‘컴포저블 인프라’가 목표다. 다만 이 성능과 ‘세계 최초’ 표현은 회사 제품 페이지 기준이며, 시스템 구성과 워크로드에 따라 실제 성능은 달라질 수 있다.

메타와 만든 것은 제품 계약이 아니라 데이터센터 청사진이다

파네시아와 메타가 2026년 9월 공개한 것은 ‘One-Chip-Like Datacenter Design Enabled by CXL-Based Scale-Up Fabrics’라는 초청 리뷰다. CPU와 가속기, 메모리를 하나의 CXL 코히런스 도메인으로 묶고, 랙 안에 머물던 빠르고 예측 가능한 통신 구조를 데이터센터 규모로 넓히자는 제안이다. 논문상 구조에서는 CPU 한 개가 직접 관리하는 가속기를 비교 구성의 2개에서 16개로 늘리고, 약 60개 그룹을 연결해 최대 960개 가속기를 하나의 도메인으로 구성할 수 있다고 제시한다.

핵심은 평균 지연시간만 낮추는 것이 아니라 장치마다 다른 지연 편차를 하드웨어로 줄이는 데 있다. 수백 개 가속기가 동기화되는 AI 학습에서는 가장 늦은 한 장치가 전체 작업을 기다리게 만들기 때문이다. 연구진은 고-팬아웃 비차단 스위치, 장치별 통신 처리를 가속하는 LAU, 전체 연결을 관리하는 패브릭 컨트롤러를 결합하고, 전기 신호의 거리 한계는 CXL-over-Optics로 넘는 구상을 제안했다.

파네시아는 패브릭 컨트롤러와 LAU를 실리콘으로 검증했고, 패브릭 스위치 칩 제작과 광 연결 개념검증도 마쳤다고 밝혔다. 이것은 논문 속 블록만 그린 것보다 강한 증거다. 그러나 메타가 파네시아 칩을 구매했거나 양산 계약을 맺었다는 발표는 아니다. 메타와의 공동 저자 관계는 기술적 신뢰를 높이지만, 상업 고객·매출·채택 규모와 동일시하면 안 된다.

CXL은 왜 AI 데이터센터의 비용 문제인가?

기존 서버는 CPU, 메모리와 가속기가 한 상자 안에 고정돼 있다. 한 서버에서 메모리는 부족한데 GPU가 남아도 다른 서버의 여유 메모리를 로컬 자원처럼 쓰기 어렵다. 결국 필요한 것은 메모리인데 GPU가 포함된 서버 전체를 추가 구매하는 비효율이 생긴다. CXL은 PCIe 물리 계층 위에서 장치와 메모리를 캐시 일관성 있게 연결해 자원을 확장·공유하도록 만든 개방형 표준이다.

파네시아가 인용한 메타의 ISCA 2026 운영 결과에 따르면 CXL 메모리 확장은 일부 분산 AI 추론에서 필요한 서버 수를 최대 25% 줄였고, 분산 캐시의 평균 응답시간을 약 29% 단축했다. 이 수치는 파네시아 칩의 고객 성과가 아니라 메타가 자체 CXL 실리콘을 운영한 결과다. 그래도 CXL이 단순한 표준 문서가 아니라 실제 데이터센터 비용을 바꿀 수 있다는 수요 측 증거로 볼 수 있다.

반대로 모든 워크로드가 CXL에 맞는 것은 아니다. 로컬 HBM이나 DRAM보다 느린 원격 메모리를 잘못 배치하면 성능이 나빠질 수 있고, 대규모 패브릭에서는 장애 격리·보안·운영 소프트웨어가 복잡해진다. 고객은 칩의 최고 사양보다 실제 AI 모델에서 GPU 활용률과 총소유비용이 얼마나 개선되는지를 본다.

연구용 보드에서 양산 칩으로 넘어왔나?

2026년 4월 파네시아는 PCIe 6.4와 CXL 3.2를 함께 지원하는 퓨전 스위치 샘플칩을 공급하고 있다고 밝혔다. 포트 기반 라우팅(PBR)을 활용해 장치 간 직접 통신과 비트리형 토폴로지를 지원하고, 스위치를 여러 단계로 연결해 패브릭을 확장하는 구조다. 회사는 자체 컨트롤러 IP를 기반으로 고객 맞춤형 칩도 설계할 수 있다고 설명한다.

‘샘플 공급’은 중요한 이정표지만 매출의 질을 보장하지는 않는다. 반도체 고객은 기능 검증, 다른 CPU·GPU·메모리와의 상호운용성, 장시간 안정성, 전력, 보드 설계와 펌웨어까지 확인한 뒤에야 양산 디자인윈을 준다. 샘플 평가가 1~2년 걸릴 수 있고 고객 플랫폼 일정이 밀리면 공급사의 매출도 함께 늦어진다. 파네시아는 양산 계획을 공개하지 않았으며, 평가 중인 고객 수와 샘플 유상 여부도 밝히지 않았다.

SK텔레콤과의 협력은 이 간격을 줄일 수 있는 국내 테스트베드다. 양사는 2026년 3월 CXL로 CPU·GPU·메모리를 랙 단위 이상에서 연결하고 실제 AI 모델로 GPU·메모리 활용률, 지연시간과 처리량을 검증해 연말까지 차세대 구조를 공개하겠다고 했다. 다만 이 역시 계약 금액과 구매 물량이 없는 MOU다. 연말 결과가 실제 데이터센터 도입과 발주로 이어지는지가 상용화의 첫 시험이다.

돈은 어디서 버는가?

첫 번째는 완성 칩 판매다. PanSwitch와 PanRetimer 같은 실리콘을 서버 제조사, 데이터센터 장비 업체와 하이퍼스케일러에 공급한다. 양산 물량이 커지면 큰 매출을 만들 수 있지만 선단 공정 마스크, 웨이퍼, 패키징과 재고 자금이 먼저 필요하고 수율·가격 변동 위험도 회사가 진다.

두 번째는 반도체 IP 라이선스와 로열티다. 고객이 자체 CPU·가속기·메모리 확장 칩을 설계할 때 CXL 컨트롤러와 LAU IP를 넣고 선급 라이선스비, 엔지니어링 비용과 출하량 기반 로열티를 받는 구조다. 반복 매출과 높은 매출총이익을 만들 수 있지만, 고객 칩이 실제 양산되기까지 시간이 길고 검증 지원 인력이 필요하다.

세 번째는 맞춤형 실리콘·시스템과 소프트웨어다. PanEndpoint, PanFabric, Total AI Solution과 패브릭 매니저를 묶어 특정 AI 데이터센터 구조를 설계·통합할 수 있다. 초기에는 고객 문제를 깊게 이해하고 디자인윈을 만드는 통로가 되지만, 프로젝트별 커스터마이징이 커지면 사람이 늘어야 매출이 늘어나는 용역형 사업이 될 수 있다.

좋은 시나리오는 세 층이 서로를 밀어주는 것이다. 자체 칩으로 성능을 증명하고, 같은 기술을 IP로 라이선스하며, 시스템 소프트웨어가 고객의 전환 비용을 높인다. 나쁜 시나리오는 제품군은 넓지만 어떤 층에서도 반복 가능한 대량 고객을 만들지 못해 연구개발·테이프아웃·고객 지원 비용만 동시에 커지는 것이다.

경쟁자는 엔비디아만이 아니다

파네시아가 겨누는 시장에는 두 종류의 경쟁이 있다. 첫째는 CXL·PCIe 스위치와 메모리 컨트롤러를 파는 Astera Labs, Marvell, XConn, Montage Technology 같은 상용 반도체 업체다. Astera Labs는 2026년 320레인 Scorpio X-Series를 공개하고 하반기 양산 확대를 예고했다. 상장사인 Astera Labs와 대형 반도체 기업들은 고객 인증, 소프트웨어, 공급망과 지원 조직에서 신생 팹리스보다 앞선다.

둘째는 NVLink·NVSwitch처럼 가속기 생태계를 수직 통합하는 엔비디아와, UALink·이더넷 기반의 개방형 스케일업·스케일아웃 진영이다. CXL은 CPU·가속기·메모리를 함께 묶는 범용성과 캐시 일관성이 강점이지만, GPU 집단통신의 대역폭과 이미 구축된 소프트웨어 생태계에서는 다른 프로토콜이 더 적합할 수 있다. 데이터센터가 하나의 연결 방식으로 통일되기보다 용도별 링크가 공존할 가능성이 크다.

파네시아의 차별점은 CXL 컨트롤러에서 스위치, 엔드포인트, 패브릭 소프트웨어까지 직접 최적화하고 PBR로 비트리형 확장을 시도한다는 데 있다. 그러나 기술 사양의 선두가 시장 점유율의 선두를 보장하지 않는다. 고객이 원하는 것은 가장 최신 규격의 체크리스트가 아니라 검증된 공급, 낮은 장애율, 여러 장치와의 상호운용성, 장기간 지원이다.

3,400억 원대 기업가치는 말이 되는가?

파네시아는 2024년 시리즈 A에서 잠재 지분을 반영해 3,400억 원대 가치를 인정받았다고 밝혔다. 당시 800억 원 이상을 조달했다는 점을 감안하면 투자자는 현재 매출보다 CXL이 AI 인프라의 표준 부품이 될 가능성, 핵심 IP의 희소성, 글로벌 디자인윈 옵션에 높은 값을 매겼다고 보는 편이 맞다.

긍정적인 근거는 분명하다. 파네시아는 규격 제안만 한 것이 아니라 퓨전 스위치 사전배포 실리콘과 CXL 컨트롤러·스위치 검증 결과를 내놓았다. SK텔레콤과 실제 AI 모델 검증을 추진하고, 메타 연구진과 데이터센터 규모의 구조를 논의할 정도로 기술 접점을 만들었다. Astera Labs는 상용 AI 스케일업 스위치 실리콘 시장이 2030년 200억 달러 규모가 될 것으로 전망하는데, 이 전망이 맞는다면 작은 점유율도 큰 매출이 될 수 있다. 다만 이는 경쟁사의 시장 전망이지 독립적인 확정치가 아니다.

반대 논리는 더 단순하다. 3,400억 원대 가치는 제품 샘플에서 양산 매출로 넘어가기 전 평가이며, 현재 유료 고객·백로그·매출·마진이 공개되지 않았다. 선단 공정 칩은 테이프아웃 한 번의 실패와 고객 일정 지연이 현금 소진을 크게 만든다. 시장이 커져도 Astera Labs, Marvell과 고객 자체 ASIC이 먼저 표준 자리를 차지하면 좋은 기술이 틈새 IP로 남을 수 있다.

내가 투자자라면 논문 수나 ‘세계 최초’보다 세 숫자를 먼저 요구할 것이다. 양산 디자인윈 수, 각 디자인윈의 예상 출하량과 첫 매출 시점, 그리고 IP·칩·시스템별 매출총이익이다. 이 숫자가 확인되기 전까지 3,400억 원대 가치는 실적 배수라기보다 상용화 성공 확률에 대한 옵션 가격이다.

가장 큰 리스크는 기술이 아니라 채택 시간이다

• 디자인윈 지연: 샘플이 고객 플랫폼에 들어가도 인증·검증과 플랫폼 출시까지 수년이 걸릴 수 있다. 평가 고객 수와 양산 일정은 비공개다.
• 대형 경쟁사: Astera Labs, Marvell 등은 이미 생산·고객지원 체계를 갖췄다. 파네시아가 사양 우위를 장기 공급 신뢰로 바꿔야 한다.
• 표준과 워크로드 변화: CXL, UALink, NVLink, 이더넷은 겹치면서도 다른 문제를 푼다. AI 인프라 구조가 바뀌면 특정 제품의 시장이 예상보다 작아질 수 있다.
• 선단 공정 자본 부담: 칩 설계, 마스크, 웨이퍼, 패키징과 검증에 큰 선행 비용이 든다. 양산 지연은 추가 자금 조달과 희석으로 이어질 수 있다.
• 고객 내재화: 메타처럼 하이퍼스케일러가 자체 CXL ASIC을 설계하면 최대 고객이 동시에 경쟁자가 된다. 파네시아는 범용 제품과 맞춤형 IP의 경제성을 증명해야 한다.
• 공개 성과의 해석: 초청 리뷰 공동 집필, MOU와 국책과제는 기술 신뢰와 접점을 보여주지만 구매 계약·매출과는 다르다.
• 재무 투명성: 최신 매출, 영업손실, 현금, 고객 집중도와 백로그가 공개되지 않아 800억 원 이상 조달금의 소진 속도를 판단하기 어렵다.

앞으로 확인해야 할 숫자 여덟 가지

• 양산 디자인윈: 평가용 샘플이 아닌 고객 제품에 확정 채택된 수와 고객 유형.
• 첫 매출 시점: PanSwitch 양산 시작 분기, 실제 출하량과 평균판매가격.
• IP 경제성: 선급 라이선스, 엔지니어링비, 칩당 로열티와 재계약 비중.
• 실제 워크로드 성능: LLM 학습·추론에서 GPU 활용률, 처리량, 꼬리 지연과 총소유비용 개선.
• 상호운용성: 주요 CPU·GPU·메모리 확장 장치와의 검증 목록 및 CXL 컴플라이언스 결과.
• 수율과 원가: 웨이퍼 수율, 패키징 비용, 칩 매출총이익과 재고 부담.
• 고객 집중도: 최대 고객 또는 공동개발 파트너가 예상 매출에서 차지하는 비중.
• 현금 소진: 2025·2026년 매출·영업손실, 남은 현금과 다음 조달까지의 런웨이.

개인적 판단: CXL 기술 선두에서 공급사로 바뀌는 구간

파네시아의 강점은 한 가지 칩 사양보다 연구, IP, 실리콘, 패브릭 소프트웨어를 같은 팀이 연결한다는 데 있다. CXL이 서버 한 대의 메모리 확장에서 여러 랙의 CPU·가속기·메모리를 묶는 패브릭으로 커질수록 이 풀스택 접근의 가치가 커진다. 메타와의 리뷰는 파네시아가 그 구조를 설명할 기술적 위치에 있다는 신호다.

하지만 반도체 스타트업의 기업가치는 논문과 시제품 사이가 아니라 시제품과 양산 사이에서 가장 크게 흔들린다. 고객은 ‘최초’라는 발표보다 자사 플랫폼의 전력·지연·장애 조건에서 검증된 칩, 정해진 날짜에 도착하는 물량, 여러 세대에 걸친 소프트웨어 지원을 산다. 파네시아가 2026년에 보여준 것은 가능성의 범위가 넓어졌다는 사실이지, 이미 그 경제성이 증명됐다는 뜻은 아니다.

파네시아의 진짜 매출 문턱은 논문 게재가 아니라 고객의 서버 보드에 들어가는 디자인윈이다. SK텔레콤 실증이 실제 도입으로 이어지고, 사전배포 PanSwitch가 양산 물량으로 전환되며, IP 로열티가 반복 매출로 잡히는 순간 회사의 성격은 연구 중심 팹리스에서 AI 데이터센터 핵심 공급사로 바뀐다.

내 판단은 기술 포지션에는 긍정적이고 현재 사업 가치에는 조건부다. 800억 원 이상을 조달할 만큼 어려운 문제와 인재를 확보했지만, 3,400억 원대 평가를 정당화할 공개 매출 지표는 아직 부족하다. 다음에 볼 것은 새 규격 이름이 아니라 양산 고객, 출하량, 실제 워크로드의 비용 절감과 매출총이익이다.

참고 자료

• 파네시아 공식 PanSwitch 제품 페이지 — PCIe 6.4·CXL 3.2, 256레인, PBR 패브릭, 지연시간과 관리 소프트웨어 사양
• 파네시아 공식 시리즈 A 발표 — 800억 원 이상 투자, 3,400억 원대 기업가치, 투자사와 자금 사용 계획
• Nature Reviews Electrical Engineering 초청 리뷰 — 파네시아·메타의 CXL 기반 단일 칩형 데이터센터 구조
• 전자신문 – 파네시아·메타 CXL 데이터센터 구조 — 최대 960개 가속기 구성 제안, 실리콘 검증과 CXL-over-Optics 개념검증
• SK텔레콤 공식 뉴스룸 – 파네시아 공동개발 MOU — 실제 AI 모델 검증 범위, 양사 역할과 연말 공개 계획
• 파네시아 공식 ISCA 2026 실리콘 검증 발표 — CXL 컨트롤러·PBR 스위치 검증과 메타 운영 결과 구분
• 이데일리 – 퓨전 스위치 샘플칩 공급 — 제품 사양, 사전배포 실리콘과 양산 일정 비공개
• Astera Labs 공식 Scorpio 제품 페이지 — 320레인 상용 패브릭 스위치와 경쟁 제품의 기능 범위

작성 기준일: 2026년 9월 9일. 설립·제품 사양·투자금과 기업가치는 파네시아 공식 자료를, 메타 공동 리뷰의 구조와 실리콘 구현 범위는 논문·회사 발표·전자신문 보도를 함께 기준으로 했다. 256레인, 64GT/s, 두 자릿수 나노초 지연시간과 ‘세계 최초’ 표현은 회사 공개 사양이며 시스템 구성별 독립 벤치마크가 아니다. 메타의 최대 25% 서버 감소와 약 29% 응답시간 단축은 메타 자체 CXL 실리콘의 특정 운영 결과로, 파네시아 제품의 고객 성과가 아니다. SK텔레콤·오픈칩 협력은 구매 물량과 계약 금액이 공개되지 않은 MOU다. 800억 원 이상 시리즈 A와 잠재 지분 반영 3,400억 원대 기업가치는 2024년 회사 발표 기준이며 현재 가치, 투자 전·후 기준과 우선주 조건은 공개되지 않았다. 최신 유료 고객, 디자인윈, 양산 물량, 매출·손실과 현금은 비공개다. 수익모델·경쟁·밸류에이션 평가는 공개 자료에 기반한 해석이며 본 글은 투자 조언이 아니다.